🙈 🥈 🙍🏽 بداية حرب العمليات التكنولوجية: 5 نانومتر و 3 نانومتر 😹 👩🏿‍🏭 👩🏻‍🔧

تظهر في الأفق هياكل ترانزستور جديدة وأدوات وعمليات جديدة - ومعها الكثير من المشاكل

تحاول العديد من المصانع تقديم تقنية معالجة 5 نانومتر إلى السوق ، ولكن يتعين على عملائها أن يقرروا ما إذا كان عليهم تصميم رقائق جديدة على الترانزستورات الحالية ، أو التحول إلى أخرى جديدة تم إنشاؤها في تقنية معالجة 3 نانومتر.

للانتقال ، يجب إما توسيع FINFET الحالي بمقدار 3 نانومتر ، أو تنفيذ تقنية البوابة الشاملة الشاملة FET ، GAA FET] بمقدار 3 نانومتر أو 2 نانومتر. GAA FET هي الخطوة التطورية التالية مقارنة بـ FINFET ، فهي تعمل بشكل أسرع ، لكن هذه الترانزستورات الجديدة أكثر تعقيدًا وأكثر تكلفة في التصنيع ، والتحول إليها يمكن أن يكون مؤلمًا للغاية. من ناحية أخرى ، تقوم الصناعة بتطوير تقنيات جديدة للحفر ، الهيكلة ، وما إلى ذلك ، من أجل تمهيد الطريق لهذه العمليات التكنولوجية الجديدة.

تختلف تواريخ إصدار FETs GAA هذه من مصنع إلى آخر. تقوم Samsung و TSMC بإجراء finFET عند 7 نانومتر ، وفي هذا العام يخططان لإعادة تشكيل FINFET عند 5 نانومتر ، بالإضافة إلى إنتاج رقائق في نطاق نصف خطوة يبلغ 5 نانومتر. ستحسن مثل هذه العمليات التقنية من سرعة التشغيل واستهلاك الطاقة.

فيما يتعلق بـ 3 نانومتر ، تخطط Samsung للانتقال إلى ورقة nanosheet في عام أو عامين - وهو نوع جديد من الترانزستور GAA. تخطط TSMC لإطلاق finFET عند 3 نانومتر لأول مرة. ستقوم TSMC بإطلاق GAA عند 3 نانومتر أو 2 نانومتر كخطوة تالية ، كما يعتقد العديد من المحللين وموردي المعدات.

قال هاندل جونز ، مدير IBS: "تسرع TSMC في تطوير FINFETs عند 3 نانومتر ، وهي إصدارات تقلصت من 5 نانومتر." - سيبدأ إنتاج النسخ التجريبية الأولى من finFET عند 3 نانومتر TSMC في عام 2020. تم التخطيط للإنتاج الصناعي في الربع الثالث من عام 2021 ، وهو قبل الربع الأول من بداية تقنية معالجة 3 نانومتر من Samsung. "إن تطوير GAA في TSMC يتخلف عن Samsung بـ 12-18 شهرًا ، لكن استراتيجية قوية لإطلاق FINFET عند 3 نانومتر يمكن أن تعوض هذه الفجوة".

تواصل TSMC تقييم خياراتها عند 3 نانومتر ، وقد تتغير الخطط. في حين أن الشركة لا تعلق على الوضع ، لكنها تعد بأن تكشف قريباً عن خططها لـ 3 نانومتر. ومع ذلك ، فإن الانتقال من TSMC إلى 3 نانومتر FINFET خطوة منطقية. يمكن أن يؤثر التحول إلى الترانزستورات الجديدة سلبًا على العملاء. ولكن في النهاية ، سيتم استنفاد finFET ، لذلك ليس لدى TSMC أي خيار سوى التحول إلى GAA.

وتقوم شركات أخرى أيضًا بتطوير عمليات متقدمة. تقوم شركة Intel ، التي تشارك أحيانًا في الإنتاج التجاري ، بإنتاج رقائق في 10 نانومتر ، تدرس 7 نانومتر في المختبر. وفي الوقت نفسه ، يجعل SMIC FINFET عند 16 نانومتر / 12 نانومتر ، أثناء الاستكشاف في المختبر 10 نانومتر / 7 نانومتر.

تتطلب جميع العمليات المتقدمة تمويلًا كبيرًا ، ولا تتطلب جميع الرقائق 3 نانومتر أو تقنيات متقدمة أخرى. يجبر ارتفاع الأسعار الشركات على استكشاف خيارات التطوير الأخرى. طريقة أخرى للحصول على فوائد التوسع هي مع الأنواع الجديدة من حزم الشرائح المتقدمة. تقوم العديد من الشركات بتطوير مثل هذه الحالات.

جهد التشغيل لمختلف التقنيات

هل انتهى التحجيم؟

تتكون الرقائق من الترانزستورات والاتصالات والصلات الخاصة بها. تلعب الترانزستورات دور المفاتيح. يمكن أن تحتوي الرقائق المتقدمة على ما يصل إلى 35 مليار ترانزستور.

تتكون التوصيلات الموجودة أعلى الترانزستور من أسلاك نحاسية صغيرة تنقل الإشارات الكهربائية بين الترانزستورات. ترتبط الترانزستورات والأسلاك بطبقة وسطية متوسطة (MOL). يتكون MOL من جهات اتصال صغيرة.

إن قياس الدوائر المتكاملة (ICs) ، طريقة تطويرها التقليدية ، هو تقليل حجم الدوائر المتكاملة مع كل عملية تصنيع جديدة وتعبئتها على بلورة متجانسة.

تحقيقا لهذه الغاية ، يقدم مصنعو الرقائق كل 18-24 شهرا عملية جديدة توفر كثافة متزايدة في تغليف الترانزستور. لكل عملية اسم عددي. في البداية ، ارتبطت هذه الأسماء بطول صمام الترانزستور.

لكل عملية لاحقة ، يقوم المصنعون بقياس مواصفات الترانزستور بمقدار 0.7 مرة ، مما يسمح للصناعة بزيادة الأداء بنسبة 40٪ بنفس استهلاك الطاقة وتقليل الحجم بنسبة 50٪. تسمح لك رقائق التحجيم بإطلاق منتجات إلكترونية جديدة أكثر وظيفية.

نجحت الصيغة ، وقام مصنعو الرقائق بتغيير العمليات التكنولوجية تدريجيًا. ولكن في مطلع 20 نانومتر ، حدث تغيير - اختارت الترانزستورات المسطحة التقليدية موردها بالكامل. منذ عام 2011 ، تحول المصنعون إلى finFET ، مما سمح لهم بتوسيع نطاق الأجهزة.

ومع ذلك ، فإن finFET أكثر تكلفة للتصنيع. ونتيجة لذلك ، ارتفعت تكلفة البحث والتطوير بشكل كبير. لذلك ، زادت فترات الانتقال من عملية تقنية إلى أخرى من 18 إلى 30 شهرًا أو أكثر.

اتبعت Intel الاتجاه العام للتدرج 0.7 مرة. ومع ذلك ، بدءًا من 16 نانومتر / 14 نانومتر ، قام مصنعون آخرون بنقل هذه الصيغة ، والتي أحدثت بعض الارتباك.

عند هذه النقطة ، بدأ ترقيم العمليات التقنية في طمس وفقدان الاتصال بمواصفات الترانزستورات. اليوم ، هذه الأسماء هي مجرد مصطلحات تسويقية. قال صامويل فون ، المحلل في شركة جارتنر: "أصبح تصنيف العمليات التكنولوجية أقل معنى ومفهومًا". - على سبيل المثال ، عند 5 نانومتر أو 3 نانومتر ، لا يوجد حجم هندسي واحد يساوي 5 أو 3 نانومتر. بالإضافة إلى ذلك ، أصبحت العمليات من جهات تصنيع مختلفة مختلفة أكثر فأكثر. بالنسبة لتقنية العملية نفسها ، يختلف أداء الشريحة بين TSMC و Samsung وبالطبع Intel.

يتباطأ التحجيم في عمليات التصنيع المتقدمة. بالنسبة لعملية 7 نانومتر ، فإن درجة بوابة الترانزستور [خطوة الملعب بولي ، CPP] هي 56-57 نانومتر مع خطوة معدنية من 40 نانومتر ، وفقًا لـ IC Knowledge و TEL. لمدة 5 نانومتر ، يبلغ CPP حوالي 45-50 نانومتر مع درجة معدنية من 26 نانومتر. يشير CPP ، وهو مقياس رئيسي للترانزستورات ، إلى المسافة بين جهات اتصال المصدر والصرف.

بالإضافة إلى ذلك ، لا تبدو نسبة التكلفة والسرعة بهذا الشكل على الإطلاق ، ولهذا يعتقد الكثير من الناس أن قانون مور أصبح عفا عليه الزمن.

"قانون مور هو في الواقع مجرد ملاحظة ، أصبحت نبوءة تحقق ذاتها تحافظ على صناعة أشباه الموصلات تتقدم إلى الأمام. قال دوجلاس غيريرو ، كبير مسؤولي التكنولوجيا في بروير ساينس ، إن الجانب الاقتصادي لقانون مور بدأ في التدهور مع ارتفاع تكلفة الأنماط المتعددة والطباعة الحجرية فوق البنفسجية المتطرفة (EUV). "ستوفر البنيات والتصميمات الجديدة زيادة في قوة الحوسبة ، لكنها لن تكون قابلة للتوسع بعد الآن." وهذا يعني أنه في المستقبل ، ستزيد الرقائق من قوة الحوسبة ، لكن تكلفتها لن تنخفض بالضرورة بنفس السرعة التي كانت عليها من قبل ".

التحجيم ليس شيئًا يتوقف تمامًا. يتطلب الذكاء الاصطناعي والخوادم والهواتف الذكية رقائق أسرع من أي وقت مضى وعمليات تصنيع متقدمة. "قبل حوالي عشر سنوات ، سأل بعض الناس: من يحتاج إلى المزيد من الترانزستورات؟ قال البعض Aki Fujimura ، مدير D2S: "يعتقد البعض أنه لا توجد أفكار أخرى في العالم حول ما يجب فعله بأجهزة كمبيوتر أسرع ، باستثناء التطبيقات الغريبة تمامًا". - اليوم ، بالنسبة لإنترنت الأشياء ، تتفوق التكلفة الأقل والأداء الجيد إلى حد ما وقدرات التكامل على زيادة بسيطة في الكثافة. ومع ذلك ، لتصنيع رقائق أسرع وأكثر اقتصادا ، حيث ستنخفض تكلفة الترانزستورات ، هناك حاجة إلى ترانزستورات أسرع. "

من الواضح أن العمليات التكنولوجية المتقدمة ليست ضرورية لكل شيء. بالنسبة للرقائق التي تنتجها العمليات التكنولوجية الراسخة ، هناك طلب مرتفع. قال جايسون فون ، أحد رؤساء UMC: "يشمل هذا الدوائر المتكاملة للعمل مع موجات الراديو وشاشات OLED في الهواتف الذكية ، وكذلك الدوائر المتكاملة لإدارة الطاقة ، والتي يتم استخدامها في أجهزة الكمبيوتر ومحركات الأقراص الصلبة".

تحجيم FinFET

فيما يتعلق بقياس الرقائق ، اتبعت الشركات المصنعة لسنوات نفس النمط ، مع أنواع مماثلة من الترانزستورات. في عام 2011 ، تحولت Intel إلى finFET عند 22 نانومتر ، ثم عند 16 نانومتر / 14 نانومتر.

في finFET ، يتم التحكم في التيار عن طريق وضع الصمامات على الجوانب الثلاثة للزعنفة. يحتوي FinFET على 2 إلى 4 زعانف. لكل منها عرضه الخاص وارتفاعه وشكله الخاص.

الجيل الأول من FINFET من Intel عند 22 نانومتر كان له درجة زعنفة من 60 نانومتر وارتفاع 34 نانومتر. ثم ، عند 14 نانومتر ، كانت درجة الصوت والارتفاع واحدة ، 42 نانومتر.

جعلت Intel من الزعانف أطول وأرفع على نطاق finFET. وكتبت نيريسا دريجر ، مديرة العلاقات الجامعية في Lam Research ، على مدونتها: "يؤدي قياس finFET إلى تقليل الأبعاد العرضية للجهاز ، وزيادة الكثافة على المنطقة ، وزيادة ارتفاع الزعنفة يحسن الأداء".

في تقنية معالجة 10 نانومتر / 7 نانومتر ، اتجه صانعو الرقائق بالطريقة نفسها مع قياس finFET. في عام 2018 ، بدأت TSMC في إنتاج أول 7 نانومتر FINFETs ، تليها شركة Samsung. بدأت شركة Intel العام الماضي بعد عدة تأخيرات في الإنتاج عند 10 نانومتر.

في عام 2020 ، ستزداد منافسة المصنع. تحضر Samsung و TSMC 5 نانومتر وعمليات تصنيع نصف عدد صحيح مختلفة. الدراسات جارية بشأن 3 نانومتر.

جميع العمليات مكلفة. تبلغ تكلفة تصميم رقاقة 3 نانومتر 650 مليون دولار - قارن هذا بمبلغ 436.3 مليون دولار لجهاز 5 نانومتر و 222.3 مليون دولار لجهاز 7 نانومتر. هذه هي تكلفة هذا التطوير ، وبعد ذلك بعام دخلت التكنولوجيا في الإنتاج.

مقارنة بـ 7 نانومتر ، ستعطي تقنية 5 نانومتر من Samsung FINFET زيادة بنسبة 25٪ في المساحة المنطقية ، وانخفاض بنسبة 20٪ في استهلاك الطاقة أو زيادة بنسبة 10٪ في السرعة.

وبالمقارنة ، فإن FINMET 5 مم من TSMC يقدم "سرعة 15٪ أكثر بنفس استهلاك الطاقة أو انخفاضًا بنسبة 30٪ في استهلاك الطاقة بنفس السرعة ، مع زيادة 1.84 أضعاف في الكثافة المنطقية" ، قال جوفري ييب ، الرئيس التنفيذي لشركة التكنولوجيا المتقدمة في TSMC.

في العمليات التكنولوجية عند 7 نانومتر و 5 نانومتر ، قام مصنعو الرقائق بتغييرات كبيرة. لتصنيع ميزات مهمة للرقائق ، انتقلت الشركتان من الطباعة الحجرية التقليدية 193 نانومتر إلى الطباعة الحجرية فوق البنفسجية المتطرفة (EUV). يستخدم EUV أطوال موجية 13.5 نانومتر ، مما يبسط العملية.

لكن EUV لا تحل جميع مشاكل تحجيم الرقائق. قالت ريجينا فرايد ، المدير الإداري للتكنولوجيا في "إن حل هذه المشكلات يتطلب مجموعة متنوعة من التقنيات ، وليس فقط التوسع ، بما في ذلك استخدام مواد جديدة وأنواع جديدة من الذاكرة غير المتطايرة والبنى المنطقية المتقدمة ونهج الحفر الجديدة والابتكارات في تصنيع الحالات وتصميمات الشرائح". مواد تطبيقية.

وفي الوقت نفسه ، وراء الكواليس ، تعد Samsung و TSMC خيارات معالجة 3nm الخاصة بهم. في الماضي ، اتبع صانعو الرقائق نفس المسار ، ولكن اليوم تتباعد مساراتهم.

قال فون: "3 نانومتر يأتي بنكهات مختلفة ، مثل finFET و GAA". "هذا يمكّن العملاء من اختيار مجموعات مختلفة من التكلفة والكثافة واستهلاك الطاقة والسرعة ، وذلك لتلبية احتياجاتهم."

تعد شركة Samsung بإدخال FET sheet nanometer عند 3 nm. تعمل TSMC عليها أيضًا ، لكنها تخطط لتمديد استخدام finFET إلى الجيل التالي. قال جونز: "ستحصل شركة TSMC على 3 نانومتر FINFET في الربع الثالث من عام 2021". "ستظهر GAA لـ TSA في 2022-2023."

هنا يجب على عملاء المصانع أن يزنوا الإيجابيات والسلبيات فيما يتعلق بالتكلفة والمساومة الفنية. يعد ملحق finFET طريقة آمنة. قال جونز: "يرى العديد من العملاء أن شركة TSMC هي المنتج الأقل مخاطرة".

ومع ذلك ، يوفر GAA زيادة طفيفة في الأداء. قال جونز: "لدى GAA جهد عتبة أقل 3 نانومتر واحتمال استهلاك طاقة أقل بنسبة 15-20٪ مقارنة بـ 3 نانومتر FINFET". "ومع ذلك ، فإن الفرق في السرعة سيكون عند مستوى 8٪ ، لأن MOL و BEOL متماثلان."

الخلفية من الخط (BEOL) و MOL هي اختناقات في الرقائق المتقدمة. مشكلة MOL هي مقاومة التلامس.

BEOL هي مرحلة الإنتاج حيث يتم توصيل الأسلاك. بسبب انخفاضها التدريجي ، تحدث تأخيرات مرتبطة بالمقاومة السعوية. يستخدم FinFET و GAA ترانزستورات مختلفة ، ولكن من المرجح أن تكون مخططات الاتصال الخاصة بهم في عملية التصنيع 3 نانومتر تقريبًا. ستؤخر التأخيرات السعوية كلا النوعين من الترانزستورات.

هناك مشاكل أخرى. ستستهلك finFET قدراتها عندما يصل عرض الزعنفة إلى 5 نانومتر. finFET عند 5 نانومتر / 3 نانومتر عمليات التصنيع تتاخم بالفعل هذا الحد.

بالإضافة إلى ذلك ، يمكن أن تتكون الزعانف الدقيقة في 3 نانومتر من زعنفة واحدة ، مقارنة بزعانفين أو أكثر في عمليات التصنيع الأخرى. قال ناوتو هوريغوتشي ، مدير CMOS في Imec: "لتمديد FINFET بمقدار 3 نانومتر ، سنحتاج إلى تقنيات خاصة تزيد من قوة زعنفة واحدة وتحد من الظواهر الزائفة".

تتمثل إحدى طرق تمديد finFET إلى 3 نانومتر في التبديل إلى الجرمانيوم لقناة p. سيساعد finFET عند 3 نانومتر مع قنوات النطاق الترددي العالي على زيادة سرعة الرقائق ، ومع ذلك ، فإنها ستواجه بعض مشاكل التكامل.

الانتقال إلى أوراق النانو

في نهاية المطاف ، لن تتسع FINFET بعد الآن ، وسيتعين على مصنعي الرقائق التحول إلى الترانزستورات الجديدة ، وهي FETs nanosheet.

بدأت Nanosheet FETs في اكتساب الزخم في عام 2017 عندما قدمت Samsung 3 Fm Multi Bridge Channel FET (MBCFET). MBCFETs هي FETs ورقة نانوية. سيبدأ إنتاج عينات الاختبار هذا العام ، وسيبدأ الإنتاج الصناعي في عام 2022.

يعمل TSMC أيضًا مع FETs nanosheet ، وهي نوع واحد من الترانزستور GAA. تقدم نانوثيت FETs ميزة طفيفة لتوسيع FINFETs في 5 نانومتر ، ولكن لها العديد من المزايا.

Nanosheet FET ، في الواقع ، finFET ، يتم وضعها على جانب واحد ، وملفوفة بالمصاريع. تتكون ورقة النانو من عدة أوراق أفقية رفيعة منفصلة موضوعة فوق بعضها البعض. كل ورقة هي قناة منفصلة.

حول كل ورقة بوابة ، والنتيجة هي ترانزستور حلقي. من الناحية النظرية ، توفر FETs النانوية ورقة أداء أعلى مع تسرب أقل ، حيث يتم التحكم في التيار من أربعة جوانب من الهيكل.

في البداية ، سيكون هناك ما يقرب من أربع أوراق لكل ورقة نانو FET. قال هوريغوتشي: "يبلغ عرض ورقة النانو النموذجية من 12 إلى 16 نانومتر ، وسمكها هو 5 نانومتر".

هذا يختلف عن FINFET ورقة نانو. لدى FinFET عدد محدود من الزعانف ، مما يحد من عمل المصممين. "ميزة ورقة النانو هي أنه يمكن تغيير العرض. يمكن اختيار العرض بناء على طلب المصمم. هذا يمنحهم بعض الحرية. يمكن أن يجدوا الخيار الأفضل لنسبة استهلاك الطاقة والسرعة.

على سبيل المثال ، سيكون للترانزستور مع ورقة أعرض تيار إثارة أكبر. تسمح لك الورقة الضيقة بتصغير الجهاز بتيار مجال أصغر.

ترتبط Nanoliths بتقنية الأسلاك النانوية ، حيث تعمل الأسلاك كقنوات. تحديد عرض القناة يحد من تيار المجال.

لذلك ، فإن nanosheet FET واكتساب الزخم. ومع ذلك ، فإن هذه التكنولوجيا و finFET عند 3 نانومتر لديها العديد من المشاكل. "ترتبط مشاكل FinFET بالتحكم الكمي في عرض الزعنفة وملف الزعنفة. وقال جين كاي ، نائب مدير TSMC ، أثناء العرض في IEDM ، إن مشاكل الأوراق النانوية تتعلق بعدم التوازن p / n ، وكفاءة الورقة السفلية ، والطبقات بين الصفائح ، والتحكم في طول الصمام.

بالنظر إلى كل هذه الصعوبات ، سوف يستغرق الأمر بعض الوقت لإدخال تقنية nanosheet FET. قال غيريرو "إن الانتقال إلى معماريات الترانزستور الجديدة يواجه العديد من العقبات". "بالتأكيد ، سيتطلب هذا مواد جديدة."

في أبسط نسخة من العملية ، يبدأ تصنيع ورقة nanosheet FET بتشكيل شبكة فائقة على الركيزة. تضع الأداة الفوقية طبقات متشابكة من سبيكة السيليكون - الجرمانيوم (SiGe) والسيليكون على ركيزة. يتكون المكدس من ثلاث طبقات SiGe على الأقل وثلاث طبقات من السيليكون.

ثم تتشكل الزعانف الرأسية في الشبكة الفائقة عن طريق الهيكلة والحفر ، الأمر الذي يتطلب تحكمًا دقيقًا جدًا في العملية.

ثم يبدأ أحد أصعب المراحل - تشكيل الحشوات الداخلية. أولاً ، يتم تضمين الأجزاء الخارجية من طبقات SiGe في الشبكة الفائقة. هذا يخلق تجاويف صغيرة مليئة بالعازل الكهربائي. قال كاي: "الحشايا الداخلية ضرورية لتقليل سعة الصمام". "إن جعلها جزء أساسي من العملية."

ومثل هذه التقنيات موجودة بالفعل - قامت IBM و TEL مؤخراً بوصف تقنية حفر جديدة ، مناسبة لكل من الحشيات الداخلية وإنتاج القنوات. لهذا ، يتم استخدام النقش الجاف المتساوي الخواص لـ SiGe بنسبة 150: 1.

تتيح لك هذه التقنية الحصول على حشوات داخلية دقيقة للغاية. قال نيكولاس لوبيت ، مدير البحث والتطوير في شركة IBM: "إن فترات الاستراحة في SiGe تتطلب نقشًا أعمى انتقائيًا للغاية للطبقات".

ثم يتم تشكيل المصدر والصرف. بعد ذلك ، تتم إزالة طبقات SiGe من الشبكة الفائقة عن طريق النقش. تبقى طبقات أو صفائح السيليكون التي تشكل القنوات.

يتم وضع مواد High-k في الهيكل ، وأخيرًا ، يتم تكوين مركبات MOL ، والتي تعطي ورقة النانو.

هذا وصف مبسط لهذه العملية المعقدة. ومع ذلك ، مثل أي تقنية جديدة ، قد تكون أوراق النانو عرضة للعيوب. مطلوب دراسة وقياس جميع الخطوات الإضافية.

قال تشيت لينوكس ، مدير حلول إدارة العمليات في KLA: "كما هو الحال مع التحولات السابقة بين التقنيات ، نرى مشاكل مرتبطة بدراسة وقياس أوراق النانو". "قد تظهر العديد من الحالات المعيبة في الحشوات الداخلية وفي أوراق النانو. يحتاج مصنعو IP إلى الأحجام الدقيقة لأوراق النانو الفردية ، وليس فقط متوسط حجم كل مجموعة لتقليل التباين في عمليات التصنيع الخاصة بهم. "

وهذا يتطلب أيضًا تقنيات جديدة. على سبيل المثال ، قدمت Imec و Applied Materials مؤخرًا تقنية الفحص المجهري المنتشر للمقاومة بالمشرط (s-SSRM) لإغلاق الحلقة. في تقنية s-SSRM ، يكسر مشرط صغير جزءًا صغيرًا من الهيكل ، ويمكن إضافة المنشطات إلى هذا القسم.

خيارات أخرى

كجزء من البحث والتطوير ، تعمل Imec على تطوير أنواع أكثر تقدمًا من GAA ، مثل CFETs و Forksheet FETs (forksheet FETs) التي تستهدف 2 نانومتر أو أقل.

بحلول ذلك الوقت ، بالنسبة لمعظم الشركات المصنعة ، أصبح تطوير عناوين IP باهظًا للغاية ، خاصة في ضوء تناقص الفوائد في استهلاك الطاقة والسرعة. لذلك ، تكتسب تخطيطات الشرائح المتقدمة شعبية متزايدة. بدلاً من حشر جميع الوظائف في بلورة واحدة ، من المخطط تقسيم الأجهزة إلى بلورات أصغر ودمجها في حاويات متقدمة.

وقال ريتش رايس ، نائب الرئيس الأول لتطوير الأعمال في بورصة عمان: "كل هذا يتوقف على التطبيق". - نحن بالتأكيد نرى زيادة في مثل هذه المحاولات ، حتى في العمليات التكنولوجية التي تعمقت في أحجام الميكروبات. سيستمر هذا التطور كذلك. تقوم العديد من الشركات بذلك. قرروا ما إذا كان بإمكانهم دمج رقائق 5 نانومتر ، وما إذا كانوا يريدون ذلك. إنهم يبحثون بنشاط عن طرق لكسر النظم ".

هذا ليس من السهل القيام به. بالإضافة إلى ذلك ، هناك العديد من خيارات الصدفة مع مقايضات مختلفة - 2.5D ، 3D-ICs ، ومجموعات الشرائح والمروحة.

استنتاج

بالتأكيد ، لن يحتاج الجميع إلى عمليات تصنيع متقدمة. ومع ذلك ، فإن شركات Apple ، و HiSilicon ، و Intel ، و Samsung ، و Qualcomm لا تعتمد على التقنيات المتقدمة.

يحتاج المستهلكون إلى أحدث الأنظمة وأكثرها أداءً. والسؤال الوحيد هو ما إذا كانت التقنيات الجديدة ستعطي أي مزايا حقيقية بسعر مناسب.